I/O ACCESS CONTROL METHOD AND PROGRAM FOR INFORMATION **PROCESSING SYSTEM**

Publication number: JP2003036238 **Publication date:**

2003-02-07

Inventor:

NANBA HIDEYUKI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

G06F12/08; G06F13/10; G06F13/28; G06F12/08;

G06F13/10; G06F13/20; (IPC1-7): G06F13/10;

G06F12/08; G06F13/28


- European:

Application number: JP20010222752 20010724 Priority number(s): JP20010222752 20010724

Report a data error here

Abstract of JP2003036238

PROBLEM TO BE SOLVED: To remarkably improve deterioration in the CPU processing performance. SOLUTION: In the information processing system to control peripheral devices (104-106) using a peripheral control part (103) with DMA and a command analysis function by a multitasking program on a CPU (100) with built-in cache memory (101) and connected to shared memory (102), I/O access command for the peripheral device control is generated on the cache memory, the I/O access control for the peripheral device control generated on the cache memory is deployed on the shared memory, and the peripheral control part is initialized.



Data supplied from the esp@cenet database - Worldwide

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] By the multitasking program on CPU connected to the shared memory while building in cache memory It is the IO access-control approach in the information processing system which controls subordinate equipment using a subordinate control section with DMA and a command analysis feature. Said CPU creates IO access command for said subordinate device control on said cache memory. The IO access-control approach characterized by including the step to which IO access command for said subordinate device control which said CPU created on said cache memory is developed on said shared memory, and said CPU starts said subordinate control section. [Claim 2] Said CPU is the IO access-control approach according to claim 1 characterized by performing processing which judges the starting address and effective length of said IO access command, processing which judges the minimum cache line containing a part for said IO access command effective number, and processing which controls the this judged minimum cache line. [Claim 3] The IO access-control approach according to claim 1 that ring chain structuring of said IO access command developed on said shared memory is carried out.

[Claim 4] The IO access-control approach according to claim 1 that said two or more subordinate equipments are connected to said subordinate control section through two or more control buses. [Claim 5] CPU which builds in cache memory, and the shared memory connected to this CPU, The subordinate control section which is connected to said CPU through a main control bus, and has DMA and a command analysis feature, It is the IO access-control approach in the information processing system equipped with the subordinate equipment connected to this subordinate control section through a sub control bus. The step to which said CPU creates IO access command for controlling said subordinate equipment to the field on said shared memory on said cache memory, The step to which said CPU computes the magnitude of the cache line where said IO access command is developed from the starting address and size of said IO access command, The step said IO access command judges [said CPU] a write-in access command or a read-out access command to be, The IO access-control approach containing the step to which said CPU develops said IO access command created on said cache memory on said shared memory, and starts DMA of said subordinate control section based on this decision result.

[Claim 6] When said IO access command is judged to be said write-in access command in said decision step, said expansion and a starting step The step which said CPU makes develop said IO access command created on said cache memory using the write back instruction on said shared memory, The IO access-control approach according to claim 5 characterized by having the step to which said CPU notifies the address on said shared memory of said IO access command to said subordinate control section through said main control bus, and starts DMA.

[Claim 7] Said subordinate control section is the IO access-control approach according to claim 6 of having the step which analyzes said IO access command on said shared memory by said DMA, and the step controlled through said sub control bus to said corresponding subordinate equipment. [Claim 8] When said IO access command is judged to be said read-out access command in said decision step, said expansion and a starting step The step which makes an applicable cache line cancel while said CPU develops said IO access command created on said cache memory using the write back & nullification instruction on said shared memory, The step to which said CPU notifies the address on said shared memory of said IO access command to said subordinate control section

through said main control bus, and starts DMA, The IO access-control approach according to claim 5 characterized by having the step which interrupts applicable processing until said subordinate control section makes access complete to said subordinate equipment and said CPU develops a result to said shared memory.

[Claim 9] Said subordinate control section is the IO access-control approach according to claim 8 of having the step which analyzes said IO access command on said shared memory by said DMA, the step which controls through said sub control bus to said corresponding subordinate equipment, the step which develops a result on said shared memory in said DMA, and the step which reads to said CPU using interruption and notifies completion.

[Claim 10] Said CPU which received the notice of said read-out completion is the IO access-control approach according to claim 9 of having the step which resumes said interrupted processing, and the step which accesses the read-out result on said shared memory through said cache memory. [Claim 11] The program which performs the processing which creates IO access command for said subordinate device control on said cache memory as program ** which makes CPU connected to the shared memory while building in cache memory control subordinate equipment to a subordinate control section with DMA and a command analysis feature, the processing which develop IO access command for said subordinate device control created on said cache memory on said shared memory, and the processing which start said subordinate control section.

[Claim 12] The program according to claim 11 which makes said CPU perform processing which judges the starting address and effective length of said IO access command, processing which judges the minimum cache line containing a part for said IO access command effective number, and processing which controls the this judged minimum cache line.

[Claim 13] CPU which builds in cache memory, and the shared memory connected to this CPU, In the information processing system equipped with the subordinate equipment which is connected to said CPU through a main control bus, and is connected to a subordinate control section with DMA and a command analysis feature, and this subordinate control section through a sub control bus The processing which creates IO access command for controlling said subordinate equipment on said cache memory to said CPU at the field on said shared memory, The processing which computes the magnitude of the cache line where said IO access command is developed from the starting address and size of said IO access command, The processing said whose IO access command judges a write-in access command or a read-out access command, The program for performing processing which develops said IO access command created on said cache memory on said shared memory based on this decision result, and starts DMA of said subordinate control section.

[Claim 14] When it is judged that said IO access command is said write-in access command in said decision processing, by said expansion and starting processing The processing which develops said IO access command created on said cache memory by said CPU using the write back instruction on said shared memory, The program according to claim 13 for performing processing which notifies the address on said shared memory of said IO access command to said subordinate control section through said main control bus, and starts DMA.

[Claim 15] When it is judged that said IO access command is said read-out access command in said decision processing, by said expansion and starting processing The processing which makes an applicable cache line cancel while developing said IO access command created on said cache memory by said CPU using the write back & nullification instruction on said shared memory, The processing which notifies the address on said shared memory of said IO access command to said subordinate control section through said main control bus, and starts DMA, The program according to claim 13 for performing processing which interrupts applicable processing until said subordinate control section makes access complete to said subordinate equipment and develops a result to said shared memory.

[Claim 16] The program according to claim 15 for performing processing which resumes said interrupted processing to said CPU which read from said subordinate control section and received the notice of completion, and processing accessed through said cache memory at the read-out result on said shared memory.

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] Especially this invention relates to the IO access-control approach which used the cache and the shared memory about information processing system.
[0002]

[Description of the Prior Art] Conventionally, this kind of information processing system is equipped with the central processing unit (CPU) which contained cache memory, the shared memory connected to this CPU, two or more subordinate equipments controlled by the program which operates on CPU, and the subordinate control section for controlling two or more subordinate equipments by the bottom of control of CPU.

[0003] In the conventional information processing system, when controlling subordinate equipment by the program which operates on CPU, IO (subordinate equipment) is accessed directly. Moreover, in IO access, it is necessary to secure a coherency.

[0004] Various advanced-technology reference relevant to this invention is also known. For example, the "cache memory control system" which enabled it to perform I/O-command processing at a high speed is indicated, without increasing components mark to JP,5-189359,A (it being hereafter called "the 1st advanced-technology reference".) in a highly efficient processor system. In case an I/O command is stored in a data cache and it purges from a data cache by the command demand DMA cycle from an I/O adapter, he prepares the control circuit which makes the cache status bit of a data cache an invalid, and is trying for a data purge to occur only once by this 1st advanced-technology reference. Moreover, when the setting page of a command buffer is accessed, the control circuit which outputs a page access signal was prepared outside, and the command demand DMA is started with this signal.

[0005] Moreover, "the IO control approach and information processor" which controlled IO element without preparing the address register and starting register corresponding to IO element in IO control section are indicated by JP,6-243083,A (it is hereafter called "the 2nd advanced-technology reference".). In this 2nd advanced-technology reference, only two registers, an address register and a starting register, are prepared in IO control section. Furthermore, the pointer to the DMA command DS corresponding to IO element is written in memory as DMA request DS, and writes the address of the DMA request DS in the address register of IO control section. IO control section performs IO processing to each IO element based on an address register with reference to the DMA request data and DMA command DS of memory. That is, by the 2nd advanced-technology reference, IO control section reads IO command information from memory, and is performing processing of the IO command corresponding to an I/O device.

[0006] Furthermore, the more efficient I/O-channel controller is indicated by JP,8-115260,A (it is hereafter called "the 3rd advanced-technology reference".). That is, by the 3rd advanced-technology reference, an I/O-channel controller applies a coherency and synchronous mechanism. Thereby, an I/O-channel controller can realize completely coherent direct memory access actuation with a multiprocessor system bus, without applying a retry protocol. This becomes possible by performing delay cache nullification to the cache coherency conflict of the real time between a processor and an I/O device. Moreover, I/O On real time, DMA writing is produced without the conventional RWITM (Read With Intent to Modify) actuation to a memory system. in order to realize a "seamless" I/O

synchronization to activation of a processor -- completion of PIO actuation -- I/O It is connected to completion of a DMA write-operation. By such technique, a merit produces a design by simplifying sharply in the gestalt of an I/O-channel controller.

[0007]

[Problem(s) to be Solved by the Invention] As mentioned above, since IO (subordinate equipment) was directly accessed when subordinate equipment was controlled by the program which operates on CPU, with the conventional information processing system, the queuing time amount of a control bus and the processing time of controlled-system equipment will turn into queuing time amount on a direct program. Therefore, there is a problem that the throughput of CPU declines remarkably as the access frequency to subordinate equipment increases.

[0008] Moreover, in IO access, as mentioned above, it is necessary to secure a coherency but, and even if CPU mounts cache memory, non-cache use access is usually performed in many cases. For this reason, there is a problem that the performance which CPU has is unutilizable.

[0009] In addition, the 1st advanced-technology reference mentioned above is indicating the technical thought which enabled it to use cache memory also as a command buffer. Therefore, like the above-mentioned conventional information processing system, when controlling subordinate equipment by the program which operates on CPU, since subordinate equipment will be accessed directly, by this 1st advanced-technology reference, it is thought that the problem same with having mentioned above arises.

[0010] Moreover, as mentioned above, by the 2nd advanced-technology reference, IO control section reads IO command information from memory, and is indicating the technical thought which was made to perform processing of the IO command corresponding to an I/O device (subordinate equipment). However, the 2nd advanced-technology reference is not indicated at all about use of cache memory.

[0011] Furthermore, the 3rd advanced-technology reference is not indicated at all about use of the cache memory with which CPU is equipped, although the cache memory with which the I/O-channel controller was equipped is indicated.

[0012] Therefore, the purpose of this invention is to offer the IO access-control approach which can do ** t which improves the fall of the throughput of CPU remarkably.

[0013] Another purpose of this invention also has access of a shared memory in offering the IO access-control approach which can use cache memory.
[0014]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, the following engineering construction is used for this invention.

[0015] According to this invention, by the multitasking program on CPU connected to the shared memory while building in cache memory It is the IO access-control approach in the information processing system which controls subordinate equipment using a subordinate control section with DMA and a command analysis feature. Said CPU creates IO access command for said subordinate device control on said cache memory. IO access command for said subordinate device control which said CPU created on said cache memory is developed on said shared memory, and the IO access-control approach characterized by including the step to which said CPU starts said subordinate control section is acquired.

[0016] By such configuration, actuation of said CPU will be released from the processing delay by said subordinate equipment etc. after said IO access command issue.

[0017] In addition, as for said CPU, it is desirable to perform processing which judges the starting address and effective length of said IO access command, processing which judges the minimum cache line containing a part for said IO access command effective number, and processing which controls the this judged minimum cache line. Thereby, access to said shared memory also becomes possible [using said cache memory], and the fall of a CPU throughput can be improved remarkably.

[0018]

[Embodiment of the Invention] Hereafter, the gestalt of operation of this invention is explained to a detail with reference to a drawing.

[0019] With reference to drawing 1, the information processing system with which the IO access-

control approach concerning the gestalt of operation of the 1st of this invention is applied is explained. The information processing system of illustration contains cache memory 101, and consists of the central processing unit (CPU) 100 for controlling the subordinate equipment mentioned later, the shared memory 102 connected to this CPU100, a subordinate control section 103, two or more subordinate equipments 104, 105, and 106 connected to this subordinate control section 103 by the sub control bus 111, and a main control bus 110 for control of the subordinate control section 103.

[0020] The subordinate control section 103 analyzes the DMA (Direct Memory Access) function to a shared memory 102, and IO (I/O) access command 120 set up on a shared memory 102, and has the function which controls IO (I/O) of the subordinate equipments 104-106 connected by the sub control bus 111.

[0021] The example of implementation of IO access command on a shared memory 102 is shown in drawing 2. IO access command 120 consists of IO access commands for several command minutes. [0022] It is shown in the flow Fig. of the program actuation which operates on CPU100 to drawing 3. Hereafter, actuation of CPU100 is explained according to this flow of operation. [0023] First, CPU100 creates IO access command 120 for controlling the 1st subordinate equipment 104 to the suitable field on a shared memory 102 on cache memory 101 (step S301). However, at this time, IO access command is only developed on cache memory 101 (creation). [0024] Next, CPU100 computes the magnitude of the cache line of cache memory 101 where IO access command is developed from the starting address and size of IO access command 120 developed on a shared memory 102 (step S302). If it explains in full detail, CPU100 will perform processing which judges the starting address and effective length of IO access command, processing which judges the minimum cache line containing a part for IO access command effective number. and processing which controls this cache line of the judged min at this step S302. As for CPU100, IO access command judges a write-in access command or a read-out access command (step S303). [0025] When IO access command is a write-in access command (Yes of step S303), the write back instruction of CPU100 is used for CPU100, and IO access command 120 developed on cache memory 101 (creation) is developed on a shared memory 102 (step S304). Then, CPU100 notifies the address on the shared memory 102 of IO access command 120 to the subordinate control section 103 through the main control bus 110, and starts DMA (step S305). CPU100 completes control in program at this time.

[0026] The subordinate control section 103 analyzes IO access command 120 for the subordinate device control on a shared memory 102 by DMA, and controls through the sub control bus 111 to the corresponding subordinate equipment.

[0027] On the other hand, the write back & nullification instruction of CPU100 is used for CPU100, and while developing IO access command 120 developed on cache memory 101 (creation) on a shared memory 102, the applicable cache line of cache memory 101 is made to cancel, when IO access command is a read-out access command (No of step S303) (step S404). Next, CPU100 notifies the address on the shared memory 102 of IO access command 120 to the subordinate control section 103 through the main control bus 110, and starts DMA (step S405).

[0028] The program of CPU100 interrupts applicable processing until the subordinate control section 103 makes access complete to the subordinate equipments 104-106 and develops a result to a shared memory 102 (step S406). In this case, CPU100 is possible for performing other processings. [0029] The subordinate control section 103 analyzes IO access command 120 for the subordinate device control on a shared memory 102 by DMA, controls to the corresponding subordinate equipment, and develops a read-out result on a shared memory 120 in DMA. Then, the subordinate control section 103 is read to CPU100 using interruption, and notifies completion (step 407). [0030] CPU100 which received the notice of read-out completion makes the interrupted processing resume (step S408), and accesses the read-out result on a shared memory 102 through cache access of cache memory 101 (step S409).

[0031] In this case, since the part equivalent to IO access command on cache memory 101 is cancelled at the time of command starting, a mistake hit occurs at the time of the access activation after read-out completion, and the coherency between a shared memory 102 and cache memory 101 realizes it.

[0032] With reference to drawing 4, the information processing system with which the IO access-control approach concerning the gestalt of operation of the 2nd of this invention is applied is explained. The information processing system of illustration shows the example at the time of carrying out ring chain structuring of the IO access command of a shared memory 102A part. [0033] On shared memory 102A, the ring-like chain 200 of a command is constituted and it has the write-in pointer 301 for CPU100 to write in IO access command for subordinate device control as control data 201, and the read-out pointer 300 for reading IO access command with which the subordinate control section 103 was written in.

[0034] In the subordinate control section 103, CPU100 writes IO access command in the command field which the write-in pointer 301 shows to asynchronous, and updates the write-in pointer 301. Loading is possible for the loading of IO access command until the write-in pointer 301 shows the read-out pointer 300.

[0035] Moreover, while the command is set as the command field which the read-out pointer 300 shows independently of CPU100, the subordinate control section 103 incorporates a command in DMA, and carries out control shown by the command through the sub control bus 111 to subordinate equipment. Decision whether the command is set up or not can be judged with the number of commands of the IO command 401 etc.

[0036] When this configuration is taken, CPU100 and the subordinate control section 103 can operate independently, it becomes possible to publish IO access command continuously from CPU100, and improvement in a throughput can be expected more.

[0037] With reference to drawing 5, the information processing system with which the IO access-control approach concerning the gestalt of operation of the 3rd of this invention is applied is explained. The information processing system of illustration is the example which arranged two sub control buses 111 and 112 on the subordinate of the subordinate control section 103.

[0038] In this case, it becomes possible to perform one device control of the subordinate equipments 107-109 through the 2nd sub control bus 112 in parallel to one device control of the subordinate equipments 104-106 through the 1st sub control bus 111, and improvement in a throughput can be expected.

[0039] In addition, it cannot be overemphasized that modification various by within the limits which this invention is not limited to the gestalt of operation mentioned above, and does not deviate from the summary of this invention is possible. For example, if it realizes combining the gestalt of implementation of the above 2nd, and the gestalt of implementation of the above 3rd, it can predict that effectiveness becomes size more. Furthermore, the escape to the system which can control the subordinate equipment group of a bigger scale is also possible, without a throughput declining, if two or more arrangement of the command-chaining structure on a shared memory 102 and the combination of a subordinate control section is carried out.

[Effect of the Invention] As explained above, since CPU is creating IO access command for subordinate device control and is developing on a shared memory through cache memory, effectiveness which is described below is done so by this invention.

[0041] The 1st effectiveness is becoming possible from the CPU execution time to eliminate the queuing time amount of a control bus, and the response time of subordinate equipment, and being able to improve the throughput of CPU by separating access to subordinate equipment from the program manipulation of CPU.

[0042] The 2nd effectiveness is being able to accelerate the issue of IO access command itself and being able to improve a process speed by this by utilizing effectively the cache memory built in CPU.

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the block diagram showing the hardware configuration of the information processing system with which the IO access-control approach by the gestalt of operation of the 1st of this invention is applied.

[Drawing 2] It is drawing showing the example of a configuration of IO access command used with the information processing system shown in <u>drawing 1</u>.

[Drawing 3] It is the flow Fig. showing the program actuation which operates on CPU of the information processing system shown in drawing 1.

[Drawing 4] It is the block diagram showing the hardware configuration of the information processing system with which the IO access-control approach by the gestalt of operation of the 2nd of this invention is applied.

[Drawing 5] It is the block diagram showing the hardware configuration of the information processing system with which the IO access-control approach by the gestalt of operation of the 3rd of this invention is applied.

[Description of Notations]

100 Central Processing Unit (CPU)

101 Cache Memory

102 Shared Memory

103 Subordinate Control Section

104-109 Subordinate equipment

110-112 Control bus

120 IO Access Command

200 Ring Buffer

201 Control Data


400 401 The IO command

402 IO Access Command


JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


DRAWINGS



[Drawing 3]



[Drawing 5]



(19) 日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2003-36238

(P2003-36238A) (43)公開日 平成15年2月7日(2003.2.7)


(51) Int. C1. 7 G06F 13/10	識別記号 310	F I
12/08	501	G06F 13/10 310 C 5B005
12,00	531	12/08 501 C 5B014
13/28	310	531 C 5B061
	010	13/28 310 C
		審査請求 有 請求項の数16 OL (全8頁)
(21) 出願番号	特願2001-222752 (P2001-222752)	(71) 出願人 000004237
(22) 出願日	平成13年7月24日 (2001. 7. 24)	日本電気株式会社 東京都港区芝五丁目7番1号 (72)発明者 難波 秀之 東京都港区芝五丁目7番1号 日本電気株 式会社内 (74)代理人 100071272 弁理士 後藤 洋介 (外1名) Fターム(参考) 5B005 JJ11 KK15 PP03 PP21 5B014 FA04 FB06 GA06 GB11 GC36 5B061 DD11 GG02

(54) 【発明の名称】情報処理システムのIOアクセス制御方法およびプログラム

(57) 【要約】

【課題】 CPUの処理能力の低下を著しく改善すること。

【解決手段】 キャッシュメモリ(101)を内蔵すると共に共有メモリ(102)に接続されたCPU(100)上のマルチタスクプログラムにより、DMA及びコマンド解析機能を持つ配下制御部(103)を用いて配下装置(104~106)を制御する情報処理システムにおいて、CPU(100)は、キャッシュメモリ上に配下装置制御用のIOアクセスコマンドを作成し、キャッシュメモリ上に作成した配下装置制御用のIOアクセスコマンドを共有メモリ上に展開し、配下制御部を起動する。



1

【特許請求の範囲】

【請求項1】 キャッシュメモリを内蔵すると共に共有 メモリに接続されたCPU上のマルチタスクプログラム により、DMA及びコマンド解析機能を持つ配下制御部 を用いて配下装置を制御する情報処理システムにおける IOアクセス制御方法であって、

前記CPUが前記キャッシュメモリ上に前記配下装置制 御用のIOアクセスコマンドを作成し、

前記CPUが前記キャッシュメモリ上に作成した前記配 下装置制御用のIOアクセスコマンドを前記共有メモリ 上に展開し、

前記CPUが前記配下制御部を起動するステップを含む ことを特徴とするIOアクセス制御方法。

【請求項2】 前記CPUは、

前記IOアクセスコマンドの開始アドレスと有効長を判 断する処理と、

前記IOアクセスコマンド有効数分を含む最小のキャッ シュラインを判定する処理と、

該判定された最小のキャッシュラインを制御する処理と を行うことを特徴とする請求項1に記載のIOアクセス 20 制御方法。

【請求項3】 前記共有メモリ上に展開された前記IO アクセスコマンドがリングチェーン構造化されている、 請求項1に記載のIOアクセス制御方法。

【請求項4】 前記配下制御部に複数系統の制御バスを 介して複数の前記配下装置が接続されている、請求項1 に記載のIOアクセス制御方法。

【請求項5】 キャッシュメモリを内蔵するCPUと、 該CPUに接続された共有メモリと、前記CPUに主制 御バスを介して接続され、DMA及びコマンド解析機能 30 を持つ配下制御部と、該配下制御部に副制御バスを介し て接続される配下装置とを備えた情報処理システムにお けるIOアクセス制御方法であって、

前記CPUが、前記キャッシュメモリ上に前記共有メモ リ上の領域に前記配下装置を制御するためのIOアクセ スコマンドを作成するステップと、

前記CPUが、前記IOアクセスコマンドの開始アドレ スおよびサイズから前記IOアクセスコマンドが展開さ れているキャッシュラインの大きさを算出するステップ と、

前記CPUが、前記IOアクセスコマンドが書込みアク セスコマンドか読出しアクセスコマンドかを判断するス テップと、

該判断結果に基づいて、前記CPUが、前記キャッシュ メモリ上に作成された前記IOアクセスコマンドを前記 共有メモリ上に展開し、前記配下制御部のDMAを起動 するステップとを含む I Oアクセス制御方法。

【請求項6】 前記判断ステップにおいて、前記IOア クセスコマンドが前記書込みアクセスコマンドであると 判断された場合、前記展開および起動ステップは、

前記CPUが、ライトパック命令を使用して前記キャッ シュメモリ上に作成された前記IOアクセスコマンドを 前記共有メモリ上に展開させるステップと、

2

前記CPUが、前記IOアクセスコマンドの前記共有メ モリ上のアドレスを前記主制御バスを介して前記配下制 御部に通知し、DMAを起動するステップとを有するこ とを特徴とする請求項5に記載のIOアクセス制御方 法。

【請求項7】 前記配下制御部は、

前記DMAにより前記共有メモリ上の前記IOアクセス 10 コマンドを解析するステップと、

該当する前記配下装置に対して前記副制御パスを介して 制御するステップとを有する請求項6に記載のIOアク セス制御方法。

【請求項8】 前記判断ステップにおいて、前記IOア クセスコマンドが前記読出しアクセスコマンドであると 判断された場合、前記展開および起動ステップは、

前記CPUが、ライトバック&無効化命令を使用して前 記キャッシュメモリ上に作成された前記IOアクセスコ マンドを前記共有メモリ上に展開させると共に該当キャ ッシュラインを無効化させるステップと、

前記CPUが、前記IOアクセスコマンドの前記共有メ モリ上のアドレスを前記主制御バスを介して前記配下制 御部に通知し、DMAを起動するステップと、

前記CPUが、前記配下制御部が前記配下装置に対して アクセスを完了させ、結果を前記共有メモリに展開する まで該当処理を中断するステップとを有することを特徴 とする請求項5に記載のIOアクセス制御方法。

前記配下制御部は、 【請求項9】

前記DMAにより前記共有メモリ上の前記 I Oアクセス コマンドを解析するステップと、

該当する前記配下装置に対して前記副制御バスを介して 制御を実施するステップと、

結果を前記DMAにて前記共有メモリ上に展開するステ ップと、

割り込みを使用して前記CPUに読み出し完了を通知す るステップとを有する請求項8に記載のIOアクセス制 御方法。

前記読み出し完了の通知を受けた前記 【請求項10】 CPUは、 40

前記中断していた処理を再開するステップと、

前記キャッシュメモリを介して前記共有メモリ上の読出 し結果にアクセスするステップとを有する請求項9に記 載のIOアクセス制御方法。

【請求項11】 キャッシュメモリを内蔵すると共に共 有メモリに接続されたCPUに、DMA及びコマンド解 析機能を持つ配下制御部に対して配下装置を制御させる プログラムあって、

前記キャッシュメモリ上に前記配下装置制御用のIOア 50 クセスコマンドを作成する処理と、

前記キャッシュメモリ上に作成した前記配下装置制御用 のIOアクセスコマンドを前記共有メモリ上に展開する 処理と、

前記配下制御部を起動する処理とを実行させるプログラ

【請求項12】 前記IOアクセスコマンドの開始アド レスと有効長を判断する処理と、

前記IOアクセスコマンド有効数分を含む最小のキャッ シュラインを判定する処理と、

該判定された最小のキャッシュラインを制御する処理と 10 を前記CPUに実行させる請求項11に記載のプログラ ۵.

【請求項13】 キャッシュメモリを内蔵するCPU と、該CPUに接続された共有メモリと、前記CPUに 主制御パスを介して接続され、DMA及びコマンド解析 機能を持つ配下制御部と、該配下制御部に副制御バスを 介して接続される配下装置とを備えた情報処理システム において、前記CPUに、

前記キャッシュメモリ上に前記共有メモリ上の領域に前 記配下装置を制御するためのIOアクセスコマンドを作 20 成する処理と、

前記IOアクセスコマンドの開始アドレスおよびサイズ から前記IOアクセスコマンドが展開されているキャッ シュラインの大きさを算出する処理と、

前記IOアクセスコマンドが書込みアクセスコマンドか 読出しアクセスコマンドかを判断する処理と、

該判断結果に基づいて、前記キャッシュメモリ上に作成 された前記IOアクセスコマンドを前記共有メモリ上に 展開し、前記配下制御部のDMAを起動する処理とを実 行させるためのプログラム。

【請求項14】 前記判断処理において前記IOアクセ スコマンドが前記書込みアクセスコマンドであると判断 された場合、前記展開および起動処理で、前記CPU

ライトバック命令を使用して前記キャッシュメモリ上に 作成された前記IOアクセスコマンドを前記共有メモリ 上に展開させる処理と、

前記IOアクセスコマンドの前記共有メモリ上のアドレ スを前記主制御バスを介して前記配下制御部に通知し、 に記載のプログラム。

【請求項15】 前記判断処理において前記IOアクセ スコマンドが前記読出しアクセスコマンドであると判断 された場合、前記展開および起動処理で、前記CPU に、

ライトパック&無効化命令を使用して前記キャッシュメ モリ上に作成された前記IOアクセスコマンドを前記共 有メモリ上に展開させると共に該当キャッシュラインを 無効化させる処理と、

スを前記主制御パスを介して前記配下制御部に通知し、 DMAを起動する処理と、

前記配下制御部が前記配下装置に対してアクセスを完了 させ、結果を前記共有メモリに展開するまで該当処理を 中断する処理とを実行させるための請求項13に記載の プログラム。

【請求項16】 前記配下制御部から読み出し完了の通 知を受けた前記CPUに、

前記中断していた処理を再開する処理と、

前記キャッシュメモリを介して前記共有メモリ上の読出 し結果にアクセスする処理とを実行させるための請求項 15に記載のプログラム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、情報処理システム に関し、特に、キャッシュ・共有メモリを使用したIO アクセス制御方法に関する。

[0002]

【従来の技術】従来、この種の情報処理システムは、キ ャッシュメモリを内蔵した中央処理装置 (CPU) と、 このCPUに接続された共有メモリと、CPU上で動作 するプログラムで制御される複数台の配下装置と、CP Uの制御下で複数台の配下装置を制御するための配下制 御部とを備えている。

【0003】従来の情報処理システムでは、CPU上で 動作するプログラムで配下装置を制御する場合、直接、 IO(配下装置)をアクセスしている。また、IOアク セスの場合、コヒーレンシを保障する必要がある。

【0004】本発明に関連する先行技術文献も種々知ら 30 れている。例えば、特開平5-189359号公報(以 下、「第1の先行技術文献」と呼ぶ。) には、高性能な プロセッサシステムにおいて部品点数を増加することな く I /Oコマンド処理を髙速に行えるようにした「キャ ッシュメモリ制御方式」が開示されている。この第1の 先行技術文献では、データキャッシュにI/Oコマンド を格納し、I/Oアダプタからのコマンド要求DMAサ イクルによりデータキャッシュからパージする際、デー タキャッシュのキャッシュ状態ピットを無効にする制御 回路を設け、一回だけデータパージが起きるようにして DMA を起動する処理とを実行させるための請求項 $\mathsf{13}$ 40 いる。また、コマンドバッファの設定ページをアクセス したとき、外部にページアクセス信号を出力する制御回 路を設け、この信号によりコマンド要求DMAを起動し ている。

【0005】また、特開平6-243083号公報(以 下、「第2の先行技術文献」と呼ぶ。)には、IO要素 に対応したアドレスレジスタおよび起動レジスタをIO 制御部に設けないでIO要素を制御するようにした「I ○制御方法および情報処理装置」が開示されている。こ の第2の先行技術文献において、IO制御部には、アド 前記IOアクセスコマシドの前記共有メモリ上のアドレ 50 レスレジスタと起動レジスタの2つのレジスタだけを設

けている。さらに、IO要素対応のDMAコマンドデー タ構造へのポインタは、DMA要求データ構造としてメ モリに書き込み、そのDMA要求データ構造のアドレス をIO制御部のアドレスレジスタに書込む。IO制御部 は、アドレスレジスタを基にメモリのDMA要求データ およびDMAコマンドデータ構造を参照して、各IO要 素に対するIO処理を実行する。すなわち、第2の先行 技術文献では、IO制御部が、IOコマンド情報をメモ リから読み出し、入出力装置に対応する I Oコマンドの 処理を実行させている。

【0006】さらに、特開平8-115260号公報 (以下、「第3の先行技術文献」と呼ぶ。) には、より 効率的なI/Oチャネル・コントローラが開示されてい る。すなわち、第3の先行技術文献では、I/Oチャネ ル・コントローラはコヒーレンシと同期のメカニズムを 適用する。これによりI/Oチャネル・コントローラ は、再試行プロトコルを適用せずに、マルチプロセッサ ・システム・パスで完全にコヒーレントな直接メモリ・ アクセス操作を実現できる。これは、プロセッサとI/ 〇装置の間のリアルタイムのキャッシュ・コヒーレンシ 20 ・コンフリクトに対して遅延キャッシュ無効化を実行す ることによって可能になる。また I / 〇 DMA書込み はメモリ・システムに対してリアルタイムに、従来のR WITM (Read With Intent to Modify) 操作なく生じ る。プロセッサの実行に対して「シームレス」な I / O 同期を実現するためにPIO操作の完了はI/O DM A書込み操作の完了と結びつけられる。これらの手法に より、I/〇チャネル・コントローラの形態において、 設計を大幅に簡素化することによってメリットが生じ る。

[0007]

【発明が解決しようとする課題】上述したように、従来 の情報処理システムでは、CPU上で動作するプログラ ムで配下装置を制御する場合、直接、IO(配下装置) をアクセスしていたので、制御バスの待ち合わせ時間、 制御対象装置の処理時間が直接プログラム上の待ち合わ せ時間となってしまう。そのため、配下装置へのアクセ ス頻度が増すにつれてCPUの処理能力が著しく低下す るという問題がある。

【0008】また、IOアクセスの場合、前述したよう に、コヒーレンシを保障する必要があるが、CPUがキ ャッシュメモリを実装していても、通常非キャッシュ使 用アクセスを行うことが多い。このため、CPUの持つ パフォーマンスを生かしきれないという問題がある。

【0009】尚、上述した第1の先行技術文献は、キャ ッシュメモリをコマンドバッファとしても使用できるよ うにした技術的思想を開示している。したがって、CP U上で動作するプログラムで配下装置を制御する場合、 この第1の先行技術文献では、上記従来の情報処理シス テムと同様に、直接、配下装置をアクセスすることにな 50 キャッシュメモリ101を内蔵し、後述する配下装置を

るので、上述したのと同様の問題が起こると考えられ

6

【0010】また、上述したように、第2の先行技術文 献では、IO制御部が、IOコマンド情報をメモリから 読み出し、入出力装置(配下装置)に対応するIOコマ ンドの処理を実行させるようにした技術的思想を開示し ている。しかしながら、第2の先行技術文献は、キャッ シュメモリの利用については何ら開示していない。

【0011】さらに、第3の先行技術文献は、I/Oチ 10 ャネル・コントローラに備えられたキャッシュメモリに ついては記載しているが、CPUに備えられているキャ ッシュメモリの利用については何ら開示していない。

【0012】したがって、本発明の目的は、CPUの処 理能力の低下を著しく改善することができる、IOアク セス制御方法を提供することにある。

【0013】本発明の別の目的は、共有メモリのアクセ スもキャッシュメモリを用いることが可能な、IOアク セス制御方法を提供することにある。

[0014]

【課題を解決するための手段】本発明は、上記の目的を 達成するために次のような技術的構成を採用する。

【0015】本発明によれば、キャッシュメモリを内蔵 すると共に共有メモリに接続されたCPU上のマルチタ スクプログラムにより、DMA及びコマンド解析機能を 持つ配下制御部を用いて配下装置を制御する情報処理シ ステムにおけるIOアクセス制御方法であって、前記C PUが前記キャッシュメモリ上に前記配下装置制御用の IOアクセスコマンドを作成し、前記CPUが前記キャ ッシュメモリ上に作成した前記配下装置制御用のIOア クセスコマンドを前記共有メモリ上に展開し、前記CP Uが前記配下制御部を起動するステップを含むことを特 徴とするIOアクセス制御方法が得られる。

【0016】このような構成により、前記IOアクセス コマンド発行後は、前記CPUの動作が、前記配下装置 等による処理遅延から解放されることになる。

【0017】尚、前記CPUは、前記IOアクセスコマ ンドの開始アドレスと有効長を判断する処理と、前記 I ○アクセスコマンド有効数分を含む最小のキャッシュラ インを判定する処理と、該判定された最小のキャッシュ ラインを制御する処理とを行うことが望ましい。これに より、前記共有メモリへのアクセスも前記キャッシュメ モリを用いることが可能となり、CPU処理能力の低下 を著しく改善することができる。

[0018]

40

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。

【0019】図1を参照して、本発明の第1の実施の形 態に係るIOアクセス制御方法が適用される情報処理シ ステムについて説明する。図示の情報処理システムは、

8

制御するための中央処理装置(CPU)100と、この CPU100に接続された共有メモリ102と、配下制 御部103と、この配下制御部103に副制御バス11 1によって接続される複数台の配下装置104、10 5、106と、配下制御部103の制御用の主制御バス 110とから構成される。

【0020】配下制御部103は、共有メモリ102に 対するDMA (Direct Memory Access) 機能と、共有メ モリ102上に設定されるIO (入出力) アクセスコマ ンド120を解析し、副制御バス111によって接続さ 10 れる配下装置104~106のIO (入出力) を制御す る機能とを持っている。

【0021】図2に共有メモリ102上でのIOアクセスコマンドの実現例を示す。IOアクセスコマンド120は、コマンド数分のIOアクセスコマンドから構成されている。

【0022】図3にCPU100上で動作するプログラム動作のフロー図に示す。以下、この動作フローに従ってCPU100の動作について説明する。

【0023】先ず、CPU100は、キャッシュメモリ 20 101上に、共有メモリ102上の適当な領域に第1の配下装置104を制御するためのIOアクセスコマンド120を作成する(ステップS301)。但し、この時点では、IOアクセスコマンドは、キャッシュメモリ101上に展開(作成)されるだけである。

【0024】次に、CPU100は、共有メモリ102 上に展開されるIOアクセスコマンド120の開始アドレス及びサイズからIOアクセスコマンドが展開されているキャッシュメモリ101のキャッシュラインの大きさを算出する(ステップS302)。詳述すると、この30ステップS302で、CPU100は、IOアクセスコマンドの開始アドレスと有効長を判断する処理と、IOアクセスコマンド有効数分を含む最小のキャッシュラインを判定する処理と、この判定された最小のキャッシュラインを制定する処理とを行う。CPU100は、IOアクセスコマンドが書込みアクセスコマンドか読出しアクセスコマンドがを判断する(ステップS303)。

【0025】IOアクセスコマンドが書込みアクセスコマンドの場合(ステップS303のYes)、CPU1000ライトバック命令を使用して、キャッシュメモリ101上に展開(作成)されたIOアクセスコマンド120を共有メモリ102上に展開させる(ステップS304)。引続いて、CPU100は、IOアクセスコマンド120の共有メモリ102上のアドレスを主制御バス110を通して配下制御部103に対し通知し、DMAを起動する(ステップS305)。CPU100は、プログラム的には、この時点で制御は完了する。

【0026】配下制御部103は、DMAにより共有メ モリ102上の配下装置制御用のIOアクセスコマンド 50 120を解析し、該当する配下装置に対して副制御パス111を介して制御を実施する。

【0027】一方、IOアクセスコマンドが読出しアクセスコマンドの場合(ステップS303のNo)、CPU100は、CPU100のライトバックを無効化命令を使用して、キャッシュメモリ101上に展開(作成)されたIOアクセスコマンド120を共有メモリ102上に展開させると共に、キャッシュメモリ101の該当キャッシュラインを無効化させる(ステップS404)。次に、CPU100は、IOアクセスコマンド120の共有メモリ102上のアドレスを主制御バス110を通して配下制御部103に対し通知し、DMAを起動する(ステップS405)。

【0028】CPU100のプログラムは、配下制御部103が配下装置104~106に対してアクセスを完了させ、結果を共有メモリ102に展開するまで該当処理を中断する(ステップS406)。この場合、CPU100は、他の処理を実行することは可能である。

【0029】配下制御部103は、DMAにより共有メモリ102上の配下装置制御用のIOアクセスコマンド120を解析し、該当する配下装置に対して制御を実施し、読み出し結果をDMAにて共有メモリ120上に展開する。その後、配下制御部103は、割り込みを使用してCPU100に読み出し完了を通知する(ステップ407)。

【0030】読み出し完了の通知を受けたCPU100は、中断していた処理を再開させ(ステップS408)、キャッシュメモリ101のキャッシュアクセスを通して共有メモリ102上の読み出し結果にアクセスする(ステップS409)。

【0031】この場合、キャッシュメモリ101上のIOアクセスコマンドに相当する部分は、コマンド起動時に無効化しているため、読み出し完了後のアクセス実行時にミスヒットが発生し、共有メモリ102とキャッシュメモリ101間のコヒーレンシが実現する。

【0032】図4を参照して、本発明の第2の実施の形態に係るIOアクセス制御方法が適用される情報処理システムについて説明する。図示の情報処理システムは、共有メモリ102A部分のIOアクセスコマンドをリングチェーン構造化した場合の例を示している。

【0033】共有メモリ102A上に、コマンドのリング状チェーン200を構成し、制御データ201としてCPU100が配下装置制御用のIOアクセスコマンドを書き込むための書込みポインタ301と、配下制御部103が書き込まれたIOアクセスコマンドを読み出すための読出しポインタ300とを持つ。

【0034】CPU100は、配下制御部103とは、 非同期に書込みポインタ301の示すコマンド領域にI Oアクセスコマンドを書き込み、書込みポインタ301 を更新する。IOアクセスコマンドの積み込みは、書込 みポインタ301が読出しポインタ300を示すまで積 み込み可能である。

【0035】また、配下制御部103は、CPU100 から独立して読出しポインタ300の示すコマンド領域 にコマンドが設定されている間、コマンドをDMAにて 取り込み、配下装置へ副制御バス111を介してコマン ドで示された制御を実施する。コマンドが設定されてい るかどうかの判断は、IOコマンド401のコマンド数 等で判断可能である。

【0036】この構成を取った場合、CPU100と配 10 ードを向上できることである。 下制御部103とが独立に動作可能であり、CPU10 0から連続してIOアクセスコマンドを発行することが 可能となり、より処理能力の向上が期待できる。

【0037】図5を参照して、本発明の第3の実施の形 態に係るIOアクセス制御方法が適用される情報処理シ ステムについて説明する。図示の情報処理システムは、 配下制御部103の配下に2系統の副制御パス111、 112を配した例である。

【0038】この場合は、第1の副制御パス111を介 した配下装置104~106のいずれかの装置制御と並 20 行して、第2の副制御パス112を介した配下装置10 7~109のいずれかの装置制御を行うことが可能にな り、処理能力の向上が期待できる。

【0039】尚、本発明は、上述した実施の形態に限定 されず、本発明の要旨を逸脱しない範囲内で種々の変更 が可能なのはいうまでもない。たとえば、上記第2の実 施の形態と上記第3の実施の形態とを組み合わせて実現 すれば、より効果が大になることが予測できる。さら に、共有メモリ102上のコマンドチェーン構造、配下 制御部の組み合わせを複数配置すれば、処理能力の低下 30 することなく、より大きな規模の配下装置群の制御を行 えるシステムへの拡張も可能である。

[0040]

【発明の効果】以上説明したように、本発明では、CP **ひがキャッシュメモリを介して共有メモリ上に配下装置** 制御用の I Oアクセスコマンドを作成し展開しているの で、次に述べるような効果を奏する。

【0041】第1の効果は、配下装置へのアクセスをC PUのプログラム処理から切り離すことにより、CPU 実行時間から制御バスの待ち合わせ時間、配下装置の応 答時間を排除することが可能となり、CPUの処理能力 を向上することができることである。

【0042】第2の効果は、CPUに内蔵したキャッシ ュメモリを有効に活用することにより、IOアクセスコ マンドの発行自体を高速化でき、これによって処理スピ

【図面の簡単な説明】

【図1】本発明の第1の実施の形態による I Oアクセス 制御方法が適用される情報処理システムのハードウェア 構成を示すブロック図である。

【図2】図1に示した情報処理システムで使用される I 〇アクセスコマンドの構成例を示す図である。

【図3】図1に示した情報処理システムのCPU上で動 作するプログラム動作を示すフロー図である。

【図4】本発明の第2の実施の形態によるIOアクセス 制御方法が適用される情報処理システムのハードウェア 構成を示すブロック図である。

【図5】本発明の第3の実施の形態によるIOアクセス 制御方法が適用される情報処理システムのハードウェア 構成を示すプロック図である。

【符号の説明】

中央処理装置(CPU) 100

キャッシュメモリ 101

共有メモリ 102

103 配下制御部

104~109 配下装置

1 1 0 ~ 1 1 2 制御バス

IOアクセスコマンド 120

リングバッファ 200

制御データ 201

IOコマンド 400,401


IOアクセスコマンド 402


【図2】


120 10アクセスコマンド コマンド数 IOアクセスコマンド コマンド数分

IOアクセスコマンド









【図4】

【図5】

